계층구조 회로설계 & 레이어 색상 설정

*******capture *******

Net Alias, Port 등 네이밍
Wire = Scala : mynetname
 Bus : mybusname[0..9]

연결용 객체
* 끊어진 Net들을 연결시켜주는 역할

Net Alias
  - 단일 도면 한정
Offpage Connector
  - 단일구조 ~ 평면구조
 - 일괄수정은 어렵습니다.
 (Hierarchical) Port
  - 단일구조 ~ 계층구조
 - 입출력 속성의 존재로 의도치 않은 DRC오류 발생 가능
 

 

******** PCB Edit ********

 

레이어 색상 설정
 클래스 - 서브클래스

* Stackup
  - Conductor: 동박
 - NonConductor:
  ** Solder mask
  ** Paste mask
 * Area
  - Route, Package Keep In: 작업 가능 영역
* 지오메트리(계층)
  - Board, Package
  ** Soler, Paste mask
  ** Silk Screen
  ** Pin number
  ** Outline
 * 컴포넌트
 - refdes: Reference Designator / 파트넘버
 ** Silk screen
 * Manufacture
  - NCLegendNN-NN: 관통홀 1개 + [빌드업 수만큼]
 * Drawing Format: 도면 테두리 등
 - Drawing_origin: 원점 표시